어플라이드-인텔, EPIC서 반도체 협력 확대…3D 패키징도 공동개발

[아이뉴스24 권서아 기자] 미국 반도체 장비업체 어플라이드 머티어리얼즈와 미국 반도체 기업 인텔이 인공지능(AI)용 차세대 반도체 제조 기술을 공동 개발한다. 반도체 안의 트랜지스터를 더 작고 촘촘하게 만드는 기술부터 칩 내부 배선, 여러 칩을 위아래로 쌓는 3차원(3D) 패키징까지 함께 연구한다.

어플라이드 머티어리얼즈는 7일 인텔과 미국 실리콘밸리의 에픽(EPIC) 센터와 오리건주 힐스보로에 있는 인텔 연구개발(R&D) 시설을 연계해 차세대 반도체 기술을 개발한다고 밝혔다.

두 회사는 우선 첨단 로직(연산) 반도체 공정에 쓰이는 새로운 소재와 제조 기술을 공동 연구한다. 로직 반도체는 중앙처리장치(CPU)나 그래픽처리장치(GPU)처럼 연산을 담당하는 반도체다.

반도체 성능을 높이려면 칩 안에 더 많은 트랜지스터를 넣어야 한다. 하지만 회로 선폭이 계속 줄면서 기존 방식만으로는 성능과 전력 효율을 높이기 어려워지고 있다. 이에 따라 트랜지스터 구조뿐 아니라 이를 만드는 소재와 공정 기술까지 함께 바꾸는 연구가 중요해지고 있다.

칩 안에서 각각의 트랜지스터와 회로를 연결하는 '인터커넥트' 기술도 공동 개발한다. 인터커넥트는 칩 내부에서 전기 신호가 오가는 통로다. 선폭이 좁아질수록 전기 저항이 커지고 신호 전달 속도가 떨어질 수 있어 새로운 금속 소재와 배선 구조가 필요하다.

첨단 패키징 분야에서는 인텔의 3차원 적층 기술인 '포베로스(Foveros)'를 활용한다. 포베로스는 기능이 다른 칩을 하나의 큰 칩으로 만들지 않고 여러 개로 나눈 뒤 위아래로 쌓아 연결하는 기술이다.

예를 들어 연산을 담당하는 칩과 입출력 기능을 담당하는 칩을 따로 만든 뒤 수직으로 연결할 수 있다. 하나의 큰 칩을 만드는 것보다 생산 효율을 높일 수 있고 칩 사이 거리를 줄여 데이터 이동 속도와 전력 효율도 개선할 수 있다.

이번 협력은 반도체를 만드는 전공정부터 여러 칩을 연결하는 후공정까지 범위를 넓힌 것이 특징이다. AI 반도체는 연산량이 빠르게 늘면서 단순히 회로를 미세화하는 것만으로 성능을 높이기 어려워졌다. 트랜지스터와 배선, 패키징 기술을 함께 설계하는 방식이 중요해진 이유다.

양사는 어플라이드의 EPIC 센터와 인텔의 오리건 R&D 시설을 연계해 기술 개발부터 양산 적용까지 걸리는 시간도 줄인다는 계획이다.

EPIC 센터는 어플라이드가 약 50억달러(약 7조원)를 투자해 미국 실리콘밸리에 구축한 반도체 공동 연구시설이다. 반도체 제조사와 설계기업, 장비업체 등이 개발 초기부터 함께 연구해 새로운 기술을 실제 생산라인에 적용하는 시간을 단축하는 것이 목표다.

삼성전자와 SK하이닉스, 미국 반도체 기업 마이크론, 세계 1위 반도체 위탁생산(파운드리) 업체 대만 TSMC 등 주요 반도체 기업도 EPIC 센터에 참여하고 있다. 최근에는 일본 반도체 기업 키옥시아도 차세대 메모리와 적층·패키징 기술을 공동 개발하기 위해 혁신 파트너로 합류했다.

게리 디커슨 어플라이드 머티어리얼즈 회장 겸 최고경영자(CEO)는 "AI 컴퓨팅의 미래를 이끌 트랜지스터와 인터커넥트, 패키징 혁신을 앞당길 수 있을 것"이라고 말했다.

립부 탄 인텔 CEO도 "AI 컴퓨팅은 성능과 전력 효율, 패키징 기술에서 큰 진전을 요구하고 있다"며 "연구 단계의 기술을 미국 내 대량생산으로 빠르게 연결하겠다"고 말했다.